O circuito integrado (CI) CD4070 possui portas lógicas muito úteis para a comparação binária, detecção de diferença e somadores. Neste tutorial, vamos modelar esse CI na Plataforma Pitanga e observar sua emulação na C-Board. O objetivo final é reproduzir o comportamento de quatro portas lógicas XOR de duas entradas independentes, conforme sugerido na Figura 1.
Figura 1. Emulação do circuito integrado CD4070 na C-Board Virtual Pitanga. O LED led3 está conectado na saída de uma XOR com ambas as entradas em 0.
Para chegar a esse resultado, seguiremos a mesma abordagem incremental dos outros tutoriais: começaremos pela compreensão da função lógica do CI, implementaremos uma única porta XOR2 em Verilog e, por fim, expandiremos o projeto até completar o circuito.
O que é o Circuito Integrado CD4070?
O CD4070 é um circuito integrado CMOS composto por quatro portas lógicas XOR de duas entradas1. Como essas quatro portas são independentes, o CI pode ser utilizado em diferentes partes de um mesmo sistema digital.
A porta XOR produz nível lógico 1 quando as duas entradas são diferentes entre si. Quando as duas entradas são iguais, a saída permanece em 0.
Qual é a pinagem e o diagrama lógico do CD4070?
A pinagem e o diagrama lógico do CI CD4070 é mostrado na Figura 2. Perceba que as 4 portas XOR2 não possuem conexões entre si, mostrando que a saida dessas portas lógicas dependem unicamente de suas entradas.
Figura 2. Diagrama lógico e disposição de pinos do CI CD4070. Fonte: [1]
Com essa referência, já podemos organizar as portas do circuito e descrever a primeira porta lógica em Verilog.
Descrevendo a Funcionalidade do CD4070 com uma porta XOR
A Tabela 1 organiza os sinais de entrada e saída do esquema lógico indicado na Figura 2. Essa tabela facilita a descrição do módulo Verilog do CI CD4070.
| Pino | Direção | Descrição |
|---|---|---|
| A | Entrada | Pino de entrada para a XOR a |
| B | Entrada | Pino de entrada para a XOR a |
| C | Entrada | Pino de entrada para a XOR b |
| D | Entrada | Pino de entrada para a XOR b |
| E | Entrada | Pino de entrada para a XOR c |
| F | Entrada | Pino de entrada para a XOR c |
| G | Entrada | Pino de entrada para a XOR d |
| H | Entrada | Pino de entrada para a XOR d |
| J | Saída | Pino de saída da XOR a |
| K | Saída | Pino de saída da XOR b |
| L | Saída | Pino de saída da XOR c |
| M | Saída | Pino de saída da XOR d |
| Vdd | - | Fonte de alimentação positiva |
| Vss | - | Fonte de alimentação negativa |
Tabela 1. Descrição das portas do CI CD4070.
Inicialmente vamos projetar e emular apenas uma porta: a porta XOR a. Com a ajuda das definições na Tabela 1, o código Verilog será:
module cd4070(A, B, J);
input A, B; output J;
xor(J, A, B); // XOR a
endmodule
Na construção xor, o primeiro parâmetro corresponde à saída e os dois seguintes correspondem às entradas da porta lógica. Segue código da pinagem na C-Board:
// Texto seguido de duas barras consectivas não é processado pela Pitanga
// PORTA COMPONENTE NA PLACA
A = sw0;
B = sw1;
J = led0;
Após colar os trechos de código acima nos editores na Plataforma Pitanga, compile o projeto com Run. O relatório deve indicar uma única instância de XOR2, além de 3 wires, 1 cell e 5 ports. Abaixo, segue resultado esperado:
Top level design units:
cd4070
Build succeeded: 0 errors, 0 warnings
DESIGN SUMMARY REPORT
module : cd4070
design file: pitanga.v
pinout file: pitanga.pinout
Total number of wires: 3
Total number of cells: 1
Total number of ports: 5
Cell Instances Cell Instances Cell Instances
-----------------------------------------------------------------
AND2 0 | NAND2 0 | XOR2 1
AND3 0 | NAND3 0 | XOR3 0
AND4 0 | NAND4 0 | XOR4 0
OR2 0 | NOR2 0 | XNOR2 0
OR3 0 | NOR3 0 | XNOR3 0
OR4 0 | NOR4 0 | XNOR4 0
-----------------------------------------------------------------
BUF 0 | INV 0 | DFFRSE 0
Cells utilization: 1
Transistor count : 12/500 transistors (2.40 %)
Note que, durante a emulação, o LED led0 acende apenas quando sw0 e sw1 são diferentes. Neste caso, podemos interpretar a porta XOR2 como um detector de diferenças: ou seja, quando os sinais de entrada são diferentes, a porta XOR2 sinaliza com 1 lógico na saída, tal como indicado na Figura 3.
Figura 3. Emulação de uma porta lógica XOR de duas entradas.
Valide a porta XOR2 por você mesmo. Compare os resultados com a tabela-verdade mostrada na Tabela 2.
| A | B | J = XOR(A, B) |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
Tabela 2. Tabela-verdade de uma porta lógica XOR2.
Projetando o Circuito Integrado CD4070 na C-Board
Depois de validar e compreender o funcionamento de uma única porta XOR2, podemos replicar a mesma estrutura para as demais portas do CI que estamos projetando. Segue descrição Verilog do CD4070:
// Descrição do Circuito CD4070
module cd4070(A, B, C, D, E, F, G, H, J, K, L, M);
// Declaração e direcionamento das portas
input A, B; output J; // entradas e saída da porta 'a'
input C, D; output K; // entradas e saída da porta 'b'
input E, F; output L; // entradas e saída da porta 'c'
input G, H; output M; // entradas e saída da porta 'd'
// Portas lógicas XOR2
xor(J, A, B); // porta 'a'
xor(K, C, D); // porta 'b'
xor(L, E, F); // porta 'c'
xor(M, G, H); // porta 'd'
endmodule
O mapeamento para a C-Board segue o mesmo padrão já utilizado em CIs com 8 entradas e 4 saídas.
// Sintaxe:
// <port> = <etiqueta do componente na placa>;
// Mapeamento do CD4070 na C-Board
// portas de entrada
A = sw0; B = sw1;
C = sw2; D = sw3;
E = sw4; F = sw5;
G = btn0; H = btn1;
// portas de saída
J = led0;
K = led1;
L = led2;
M = led3;
Depois da compilação, a Pitanga deve indicar 4 instâncias de XOR2, além de 4 cells, 12 wires e 14 ports. O resultado é mostrado a seguir:
Top level design units:
cd4070
Build succeeded: 0 errors, 0 warnings
DESIGN SUMMARY REPORT
module : cd4070
design file: pitanga.v
pinout file: pitanga.pinout
Total number of wires: 12
Total number of cells: 4
Total number of ports: 14
Cell Instances Cell Instances Cell Instances
-----------------------------------------------------------------
AND2 0 | NAND2 0 | XOR2 4
AND3 0 | NAND3 0 | XOR3 0
AND4 0 | NAND4 0 | XOR4 0
OR2 0 | NOR2 0 | XNOR2 0
OR3 0 | NOR3 0 | XNOR3 0
OR4 0 | NOR4 0 | XNOR4 0
-----------------------------------------------------------------
BUF 0 | INV 0 | DFFRSE 0
Cells utilization: 4
Transistor count : 48/500 transistors (9.60 %)
Emulando o Circuito Integrado CD4070 na Pitanga C-Board
Durante a emulação, cada LED deve acender quando as duas entradas da porta correspondente estiverem em estados diferentes. Assim, led0 deve responder a sw0 e sw1, led1 deve responder a sw2 e sw3, e assim por diante.
Para a última porta, conectada a btn0 e btn1, não é possível pressionar os dois botões ao mesmo tempo (exceto se você possui um monitor touch screen). Neste caso, utilize a S-Board. A S-Board possui mais chaves, botões e leds, além de permitir o projeto de circuitos maiores. Faça uma assinatura da Pitanga Student
para ter acesso a S-Board!
Figura 4. Exemplo de emulação do CI CD4070 na S-Board Virtual Pitanga. Somente na assinatura Pitanga Student .
Conclusão
Neste tutorial, modelamos o CI CD4070 em Verilog, começando por uma única porta XOR2 e evoluindo até o circuito completo com quatro portas independentes. Em seguida, realizamos o mapeamento dos pinos do CI para a C-Board na Plataforma Pitanga. Por fim, descrevemos e validamos o funcionamento esperado do CI por meio da emulação.
Referências
Texas Instruments. CD4070B CMOS Quad Exclusive-OR Gate. Disponível em: https://www.ti.com/lit/ds/symlink/cd4070b.pdf . Acesso em: 10 jun. 2026. ↩︎